logic RSフリップフロップ
RSフリップフロップは、入力端子がSとRの2つ、出力端子がQとQ-の2つです。Q-はQの値を反転したものが出力されます。入力値と出力値の組み合わせは、次の真理値表のとおりです。
round_stone
logic logic 組み合わせ回路と順序回路
ANDゲートやORゲートといった基本ゲートは、組み合わせ回路と呼ばれます。組み合わせ回路は、入力信号だけに依存して出力信号が決まります。組み合わせ回路のこの特徴は、論理ゲートの出力信号を入力信号にフィードバックする経路がなく、値を保存するこ...
logic 論理式の最適化:カルノー図とベイチ図
真理値表などから作成した論理式は、最適化できる場合があります。言い方を変えると、論理式で表される入力と出力の関係を、もっと少ない論理ゲートで表現できる場合があります。このような論理式の最適化（論理圧縮）を行うために利用されるのがカルノー図や...
logic 状態遷移図
順序回路は、回路への過去の入力信号などによって得られた現在の値を保持します。保持した値は、順序回路への入力信号が決められた条件に一致すると更新されます。状態遷移図を用いると、入力信号と順序回路が保持している値の変化を視覚的にわかりやすく表す...
logic ベイチ図の例 (3変数)
3変数の論理式からベイチ図を作成し、論理式の簡略化(論理圧縮)を行います。3変数のうち、2変数を行方向に、1変数を列方向に割り当てることにします。
logic ベイチ図の例 (2変数)
ベイチ図を使った論理式の作成例として、2入力のORゲートを取り上げます。図1: 2入力ORゲートのシンボル表1: 2入力ORゲートの真理値表入力出力ABZ000011101111ORゲートの真理値表からベイチ図を作成2行2列+見出しの表を作...
logic カルノー図の例 (3変数)
3変数の論理式からカルノー図を作成し、論理式の簡略化(論理圧縮)を行います。3変数のうち、2変数を行方向に、1変数を列方向に割り当てることにします。これに対応して、まず2行4列の表を作成します。表の上方向と左方向に、変数の見出しを書く部分も作ります。
logic カルノー図の例 (2変数)
カルノー図を使った論理式の作成例として、2入力のORゲートを取り上げます。図1: 2入力ORゲートのシンボル表1: 2入力ORゲートの真理値表入力出力ABZ000011101111ORゲートの真理値表からカルノー図を作成2行2列+見出しの表...
logic 論理式と論理ゲートの関係
基本ゲート同士の接続関係は、回路図や論理式で表すことができます。回路図は接続関係が可視化されてわかりやすい反面、作成に手間がかかります。論理式は、回路の機能を式の形で簡潔に表すことができます。論理式は、論理関数と呼ばれることがあります。論理...
logic 主乗法標準形
真理値表から論理式を作成するとき、主乗法標準形は真理値表の出力値が0の行に注目して論理式を表現します。主乗法標準形は、真理値表で出力が0になっているすべての行の入力の最大項を求め、それらをすべて論理積(AND)することで真理値表と同じ論理式...