round_stone

スポンサーリンク
logic

論理式の簡略化:カルノー図とベイチ図

真理値表などから作成した論理式は、簡略化できる場合があります。言い方を変えると、論理式で表される入力と出力の関係を、もっと少ない論理ゲートで表現できる場合があります。このような論理式の簡略化(論理圧縮)で利用されるのがカルノー図やベイチ図で...
logic

状態遷移図

順序回路は、回路への過去の入力信号などによって得られた現在の値を保持します。保持した値は、順序回路への入力信号が決められた条件に一致すると更新されます。状態遷移図を用いると、入力信号と順序回路が保持している値の変化を視覚的にわかりやすく表す...
logic

ベイチ図の例 (3変数)

3変数の論理式からベイチ図を作成し、論理式の簡略化(論理圧縮)を行います。3変数のうち、2変数を行方向に、1変数を列方向に割り当てることにします。
logic

ベイチ図の例 (2変数)

ORゲートの真理値表からベイチ図を作成 2行2列の表を作成する 2変数をそれぞれ行と列に割り当てるので、2行2列の表を作成します。 変数の割り当て 入力変数AとBを行、列に割り当てます。ここでは行方向にAを、列方向にBを割り当てます。...
logic

カルノー図の例 (3変数)

3変数の論理式からカルノー図を作成し、論理式の簡略化(論理圧縮)を行います。3変数のうち、2変数を行方向に、1変数を列方向に割り当てることにします。これに対応して、まず2行4列の表を作成します。表の上方向と左方向に、変数の見出しを書く部分も作ります。
logic

カルノー図の例  (2変数)

ORゲートの真理値表からカルノー図を作成 2行2列+見出しの表を作成する 2変数をそれぞれ行列に割り当てるので、2行2列の表を作成します。表の上方向と左方向に、変数の見出しを書く部分も作ります。 変数の割り当て 入力変数AとBを行、列...
logic

論理式と論理ゲートの関係

複雑な論理回路は基本的な論理ゲートを組み合わせて作られますが、それを回路図で書くのは手間がかかります。論理式を使うと、回路図の機能を簡単な式で表現できます。図1は、入力がA,B,Cの3変数(1ビットx3)の論理回路です。 例えば、図1...
logic

主乗法標準形

主乗法標準形は、真理値表の出力値が0の行に注目して論理式を表します。真理値表の出力値が0の行ごとに、出力値が0になるように入力値をORし、それらををべてANDすれば真理値表と同じ論理式が求まります。真理値表で出力値の0の行が1の行に比べて少...
logic

主加法標準形

主加法標準形は、真理値表の出力値が1の行に注目して論理式を表します。真理値表の出力値が1の行ごとに、出力値が1になるように入力値をANDし、それらををべてORすれば真理値表と同じ論理式が求まります。 例えば、次のような真理値表があり、この...
logic

ドモルガンの法則

論理回路を扱う場合の重要な法則です。論理式や回路図を簡略化(論理圧縮)する場合などに利用します。 番号 法則 1 2変数のANDの否定は、それぞれの否定のORに等しい 2 2変数のORの否定は、それぞれの否定のANDに等しい(...
スポンサーリンク
タイトルとURLをコピーしました